<aside> 💡 선 요약 프로그래머 비저블 스테이트의 종류 각 종류별로 필요한 회로 구조 각 Type들에 대한 싱글 사이클 CPU의 동작 방식 기초적 CPU에서 시작해 기능을 추가하며 전부 커버 되는 형태로 완성

</aside>

<aside> 💡 CPU is Instruction Processing Finite State Machine

</aside>

Programmer-Visible (Architectural) State

• PC
  • input, output X
• Registers
  • input: rs1, rs2, rd, data
  • output: read data 1, 2
  • regwrite 1이면 output없음
• Instruction Memory
  • input: inst address
  • output: inst
• Data Memory
  • input: address, data
  • output: read data
  • memwrite 1이면 output 없음

Instruction Processing

• IF: Instruction Fetch
  • PC → Inst memory
• ID: Instruction Decode and operand fetch
  • Inst memory → Register
• EX: ALU/EXecute
  • register, inst mem → ALU
• MEM: MEMory access (only for load&store inst)
  • register, ALU → data mem
• WB: Write Back
  • ALU → register
  • data mem → reg

Single-Cycle Datapath

명령을 위의 다섯 가지 일을 조합해 실행하는 방법이다. RISC-V ISA의 format을 따라, 명령어가 어떻게 해석되어 실행되는지 보자.

Non-Control Flow Instructions

R-Type, I-Type(ALU, Load), S-Type(Store)

R-type

GPR[rd]←GPR[rs1]+GPR[rs2] PC←PC+4